JA 0199475 AUG 1989

3903

(54) HETEROJUNCIION FIELD-EFI ECT TRANSISTOR

(11) 1-139475 (A) (43) 10.8

(43) 10.8.1989 (19) JP

(21) Appl. No 63-24581 (22) 3.2.1988


(71) SANYO ELECTRIC CO LTD (72) FUMIO MATSUMOTO

(51) Int. Cl⁴. H01L29/S0,H01L29/205

PURPOSE: To make not only an electron supplying layer sufficiently thick but also ar $n_3(N_2)$ high to enable them to contribute to the reduction of Cgs and Rs by a method wherein the impurity concentration of the electron supplying layer is made higher in the part on an undoped semiconductor channel layer

sid: than in the other part on a contact layer side.

CONSTITUTION: An undoped semiconductor channel layer 2, electron supplying layers 4 and 5, contact layers 6 and 7, an input and an output electrodes 8 and 9 are successively formed on a semi-insulating crystalline substrate, where the impurity concentration of the electron supplying layers 4 and 5 is made higher in the part on the undoped semiconductor channel 2 side than in the other part on the contact layers 6 and 7 side. For instance, the undoped GaAs layer 2 and the undoped Al_xGa_{1-x}As layer 3 are formed on the semi-insulating GaAs substrate 1, and the Si doped Al_xGa_{1-x}As layer 4 2×10¹⁸cm⁻³ in Si concentration and the Si doped Al_xGa_{1-x}As layer 5 that decreases gradually toward the surface from 2×10^{18} cm⁻³ to 5×10^{17} cm⁻³ in Si concentration are formed thereon.



19日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報(A) 平1−199475

SInt. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)8月10日

H 01 L 29/80

29/205

H-8122-5F 8526-5F

審査請求 未請求 請求項の数 7 (全6頁)

❷発明の名称

ヘテロ接合電界効果トランジスタ

②特 顧 昭63-24581

②出 願 昭63(1988) 2月3日

@発明者 松本

史 夫

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

⑪出 願 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

邳代 理 人 弁理士 西野 卓嗣 外1名

明細性

1. 発明の名称

ヘテロ接合電界効果トランジスタ

2. 特許請求の範囲

1. 半絶移性結晶基板と、この半絶稼性結晶基板上に設けられたノンドープ半導体チャンネル層と、このフンドープ半導体チャンネル層上に設けられた電子供給層と、この電子供給層上に設けられた電子のカー層と、このコンタクト層上に設けられた入力電板及び出力電極と、前記は力電極の間に設けられた制御電極と、を開えて成るヘテロ接合電界効果トランジスタにおいて、

前記電子供給用の不純物濃度は前記ノンドープ 半調体チャンネル層側よりも前記コンタクト層側 の方が小さいことを特徴とするヘテロ接合電界効 条トランジスタ。

2. 前記電子供給層の無止帯幅は前記ノンドープ半導体チャンネル層側よりも前記コンタクト層側の方が小さいことを特徴とする請求項1記載の

- ヘテロ接合電界効果トランジスタ。

- 3. 前記電子供給層は2層で形成され、前記ノンドープ半導体チャンネル層側の層の禁止帯幅及び不純物濃度は一定で、かつ前記コンタクト層便の層の禁止帯幅及び不純物濃度は前記コンタクト層に近づくに従い小さくなることを特徴とする請求項2記載のヘテロ接合電界効果トランジスタ。
- 4. 前記コンタクト暦は2層で形成され、前記電子供給預備の層の不純物濃度は前記入力電極及び出力電極に近づくに従い高くなり、前記入力電極及び出力電極側の層の不純物濃度は一定であることを特徴とする請求項1記載のヘテロ接合電器
 効果トランジスタ。
- 5. 前記コンタクト層側の層の禁止帯幅及び不 純物濃度が一定であることを特徴とする請求項3 記載のヘテロ接合電界効果トランジスタ。
- 6. 前記電子供給資間の層の不純物濃度が一定 であることを特徴とする請求項4の記載のヘテロ 接合電界効果トランジスタ。
- 7. 前記制御電格は前記コンタクト層内に形は

されたりセス部上に形成されていることを特徴と する請求項1記載のヘテロ接合電界効果トランジ スタ。

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明はヘテロ接合界面の 2 次元電子ガスを利用したヘテロ接合電界効果トランジスタに関する。

(ロ) 従来の技術

半導体結晶基板上に、基板結晶より禁止帯幅の 大きい半導体の結晶を積別したヘテロ接合電界効果トランジスタ(以下、ヘテロ接合界面に2次元電子ガスを形成することが知られている。超高速半導体装置として最近作目を集めている高電子移動トランジスタ(HEMT)も前記ヘテロ接合界面の2次元電子ガスを利用した装置である(例えば、Jaran are Journal OF Arritan Rutsics Vol.19 No.5. Mat. 1980 pp. L225-L227 A New Field-Effect Trensistor with Selectively Doped Gaas/n-Ak **Gai-x

残し、合金化を行ってオーミック領域をSiドーブ GaAs暦(25)、SiドーブAl xGai-x As暦(24)、ノンド ープAl xGai-x As暦(23)、およびノンドーブGaAs暦 (22)内に貫通させてソース電極(26)、ドレイン電 低(27)を形成する。

前記ソース電極(26)とドレイン電極(27)間のSi ドープGaAs層(25)を除去し、リセス部(28)を形成 し、このリセス部(28)上にゲート電極(29)を形成 する。このゲート電極は起またはTiーPtーAu等を ソース電極(26)とドレイン電極(27)の間にリフト オフ法により選択的に被避することにより形成さ れる。

上述した如き製造方法により作成されたHEM Tにおいては、ノンドーブル xGai-x As層 (23)とノ ンドーブ GaAs層 (22)とのヘテロ接合界面の設層 (22) 何に2次元電子ガスチャンネル (30)が形成される。Siドーブル xGai-x As層 (24)がゲート電極 (2 9)のショットキバリア Φ α及びノンドーブ GaAs層 (22)とノンドーブル xGai-x As層 (23)の電子親和力 の差による伝導帯エネルギー差Δ Ecにより空乏化 As Heterojunctions, 参照)。

3.4 図はAP GeAs-GeAsへテロ接合を用いた従来のHEMTの模式的断面構造図であり、同図により以下にその製造方法を説明する。

まず、半絶験性GeAs基板(21)上に分子線エピタキシ(O H V P E)技術または有機金属エピタキシ(O M V P E)技術により、ノンドーブGeAs層(22)を1 畑の厚さまで成長させ、設ノンドーブGeAs層(22)上にノンドーブAl xGai -x As層(23)を0~60人の厚さまで成ぜさせ、次に設ノンドーブAl xGai -x As層(23)上にSiドーブAl xGai -x As層(Si濃度: 0.5~2.0×10^{1.8} cm⁻³)(24)を300~1000人の厚さまで成長させ、さらに設SiドーブAl xGai -x As層(24)上にSiドーブGeAs層(Si濃度: 0.5~2.0×10^{1.8} cm⁻³)(25)を成長させる。ここで、x は Al xGai -x As中のAl Asの組成示す数値であり、塔0.3である。

その後、このようにして形成されたヘテロエピタキシャル基板上にAu: Ge: Ni等からなるオーミック金属を蒸着し、リフトオフ法によりソース電極形成部およびドレイン電極形成部に該金属を

し、正にイオン化した不純物はノンドーブAl x Gai -x As 刑(23)とノンドーブGaAs 刑(22)とのヘテロ接 合界面に負電荷を持つ電子を誘起することによ り、数2次元電子ガスチャンネル(30)が形成される。

第 5 図は従来のHEMTのゲート電極(29)ーSiドープAZ xGai-x As 層(24)ーノンドープAZ xGai-x As 層(23)ーノンドープGaAs層(22)に亘る伝導帯エネルギ図である。図中B,領域はSiドープAZ xGai-x As 層(24)に、B,領域はノンドープAZ xGai-x As 層(23)に、B,領域は2次元電子ガスチャンネル(30)に、B,領域はノンドープGaAs層(22)に夫々対応しており、禁止帯幅はB,及びB,領域が略1.80eV、B,およびB,領域が1.43eVである。また、B,領域とB,領域との界面すなわちAZ xGai-x As層(23)とGaAs層(22)とのハテロ接合界面の伝導帯エネルギ差は略0.32eVである。該ヘテロ接合界面ではAZ xGai-x As層(23)とGaAs層(22)とがいずれもノンドープであり、しかもSiドープAZ xGai-x As層(24)のイオン化した不純物と分離されるためイオン化不純物が極めて

少なく、ソース電板(26)とドレイン電板(27)との間に電圧を印加すると電子はイオンによる散乱が少ないため高速で動作する。なお、誘起される2次元電子ガス液度n。は約5×10¹¹cm⁻⁷である。

ゲート電極(29)の電界効果により二次元電子ガステャンネル(30)を通過する電子を制御することにより、第4回に示す装置はHEMTとしてトランジスタ動作を行なう。

なお、SiドーブAC xGai-x As層(24)表面は非常に 活性で、表面酸化や不純物吸着等が生じ不安定に なり易く、良好なオーミック電極形成が困難なの ・で、SiドーブGaAs層(25)を設けている。

(ハ) 発明が解決しようとする課題

上述した如き従来のHEMTにおいて、ゲート・ソース間寄生存量Cgs、ゲート・ソース間寄生 抵抗Rs等により高周波特性が劣化するという問題 がある。

前記Cgsはゲート電極(29)下の空乏層厚さに逆 比例するためCgs ~ 1/dである。但し、 d はゲート 電極(29)下のSiドーブAl xGai-x As層(24)、及びノ

そこで、Rsも低波するため、N,を高くしたまま、 dを厚くすると、SiドーブAl xGai-xAs層(24)が厚くなり、設SiドーブAl xGai-xAs層(24)中に中性領域ができ、電子チャンネルが発生する。SiドーブAl xGai-xAs層(24)中の電子移動度は小さく、HEMTの高速性の妨げとなる。さらに、N,を高くすると、ゲート電極(29)のショットキ接合の耐圧が小さくなり、ゲートリークが発生しやすくHEMT動作が明客される。

また、Rs低級化を妨げる他の要因として、SiドープAl xGai-xAs语(24)の組成 x に起因する問題がある。 x を大きくすると、ドナーレベルが深くなり(例えば、Jaranss Journal OF Arriso Russ) c. Vol. 21 No 8. August. 1982 pp. L476-L478「Si and Sn Doping in Al xGai-xAs Grown by MBE」参照。)、イオン化不純物濃度が減少し、Rsの増加を招来する。

ソース電板(29)あるいはドレイン電板(27)下の SiドーブGaAs暦(25)とSiドーブAl xGal-x As暦(24) はヘテロ接合であり、△Ec~0.3eVのバリアが存 ンドープAE xGai -x A5群(23)の空炎層の厚さである。

Cgsを低減するには、dを厚くすればよいことがわかる。

- 万、前記Rsは 2 次元電子ガステャンネル(30) の電子選度nsに逆比例し、このnsはSiドープ級 xG at-x As層(24)の不純物濃度Ns(正確にはマオン不 純物化濃度Nz*)に比例するため1/Rs ≈ Ns である。

Rsを監滅するには、Niを高くすればよいことが わかる。

HEMTの高周波特性はCgs、Rsに大きく依存するため、Cgs、Rs共に低級する必要がある。

しかしながら、CRSを低級するため、 d を厚くすると、Siドープ和 xGai-x As層 (24)に中性領域が発生するので、 数中性領域が発生しないように N,を低くする必要があり、Rsが高くなる。即ち、空芝潤幅 W と不純物濃度 Ndとけ W $\propto 1/\sqrt{\mathrm{Nd}}$ なる関係があるため、Siドープ和 xGai-x As層 (24)の不純物濃度 N. を低くして、 d を大きくした場合、Rsが高くなる。

在することになり、バリア抵抗のため、Rsは増加し易い。ドナーレベルに関しては、SiドーブルxGal-xAs層(24)頃のxを~0.22とすることにより解決を図り、また、バリア抵抗低級に関しては、SiドーブルxGal-xAs層(24)のxを途中から徐々に減少させ、SiドーブルxGal-xAs 層(24)のxを途中から徐々に減少させ、SiドーブルxGal-xAs 統を消失させる方法が知られている。しかしながら、低いx及び、グレーティッドSiドーブルxGal-xAs層(24)により、ある程度、Rsの増加を抑えることができるが完全なものではない。

本発明はCgs及びRsの相方を低減したヘテロ接合電界効果トランジスタを提供しようとするものである。

(二) 課題を解決するための手段

本発明は、半絶縁性結晶基板と、この半絶縁性 結晶基板上に設けられたノンドープ半導体チャン ネル層と、このノンドープ半導体チャンネル層上 に設けられた電子供給層と、この電子供給層上に 設けらえたコンタクト層と、このコンタクト層と に設けられた人力電極及び出力電極と、前記入力 電極と前記出力電極の間に設けられた制御電極 と、を備えて成るヘテロ接合電界効果トランジス クにおいて、前記電子供給層の不純物濃度は前記 ノンドープ半導体チャンネル層側よりも前記コン タクト層側の方が小さいことを特徴とするヘテロ 接合電界効果トランジスタである。

(水) 作用

2 次元電子ガスチャンネルの濃度nsはヘテロ接合界面での電界強度をFis、電子供給層の誘電やをEsとすると、ns=Fises/qとなり、Fisはやテロ接合界面近傍の不純物濃度Nsに依存するため、濃度nsを高めるにはヘテロ接合界面近傍の不純物濃度Nsを高めればよい。従って、電子供給層のとなった。まっク電梯側を低不純物濃度とすることになり、ns(Ns)を高くできるので、中性領域に寄与生はなく、しかも、高いns(Ns)はRsの低級に寄与する。

より、SiドーブAl xGai-xAs層(4)を120人の厚さまで成長させる。ここで、Si濃度は2×10¹⁰ cm⁻³である。また、xはAl xGai-xAs層の中のAl Asの組成を示す数値であり、0.22である。

次に、SiドーブAl xGai-xAs層(4)上にMBE技 物により、SiドーブAl xGai-xAs層(5)を300人の 厚さまで成長させる。ここで、Si濃度は裏面にい くに従い、2 × 10¹⁰ cm⁻³から5 × 10¹⁷ cm⁻³まで 徐々に低下させ、xを0.22から0まで徐々に低下 させている。このSiドーブAl xGai-nAs層(4)(5) で電子供給層が形成される。

SiドーブAl xGa1-xAs暦(5)上にMBE技術により、SiドーブGaAs暦(6)を200人の厚さまで成長させる。ここで、Si濃度は段初一定で、その後、 変面にいくに従い、5 × 10¹⁷ cm⁻³から2.5×10¹⁸ cm⁻³まで徐々に増加させている。続いて、SiドーブGaAs暦(6)上にMBE技術によりSiドーブGaAs暦(7)を300人の厚さまで成長させる。ここでSi 濃度は2.5×10¹⁸ cm⁻³一定である。このSiドーブGa As暦(6)(7)でコンタクト預が形成される。

また、コンタクト港の電子供給層個を低濃度に することで、ゲート耐圧の劣化も助止し、ゲート リークを減少することができる。

(へ) 実施例

本発明を種々の実施例を用い、以下に設明する.

(実施例1)

第1図は水発明に係るヘテロ接合を用いたHE MTの模式的断面構造図であり、同図により以下 にその製造力法を説明する。

まず、半絶験性 GaAs 基板(半絶験性結晶基板)
(1)上に分子線エピタキシ(MBE)技術によりノンドープ GaAs 層(ノンドープ半導体チャンネル層)
(2)を1 MBの厚さまで成長させ、さらに設ノンドープ GaAs 層(2)上にノンドープ Al x Gai-x As 層(3)
を20人の厚さまで成長させる。このノンドープ Al x Gai-x As 層(3)とノンドープ GaAs 層(2)とのヘテロ接合界面の設層(2)側に2次元電子チャンネル(12)が形成される。

ノンドープAl xGai-x As層(3)上にMBE技術に

その後、このようにして形成されたヘテロエピクキシャル基板上に Au・Ge・Ni等からなるオーミック金属を蒸着し、リフトオフ法によりソース電極形成部及びドレイン電極形成部に数金属を残し、合金化処理を行なってオーミック領域をSiドーブGaAs層(6)(7)、SiドーブAl xGai-xAs層(4)(5)内に貫通させてソース電極(8)、ドレイン電極(9)を形成する。

前記ソース電極(8)とドレイン電極(9)間のSi ドーブGaAs層(6)(7)を除去し、リセス部(10)を 形成する。このリセス部(10)の深さは、Siドーブ GaAs層(6)の低濃度部が露出するように決定され る。前記リセス部(10)上にゲート電極(制御電極) (11)を形成する。このゲート電極(11)はAfまたは IiーPtーAu等をソース電極(8)とドレイン電極 (9)の間にリフトオフ法により選択的に被者する ことにより形成される。

第 2 図は、SiドーブGaAs暦(7)ーSiドーブGaAs暦(6)ーSiドーブAl xGai-x As暦(5)ーSiドーブAl xGai-x As暦(5)ーSiドーブAl xGai-x As暦(4)に亘るSi渡度及び、SiドーブAl xG

al-xAs暦(5)-SiドープAlxGal-xAs暦(4)-ノンドープAlxGal-xAs暦(3)に亘る組成xの分析図である。図中A、領域はSiドープGaAs暦(7)に、A、領域はSiドープGaAs暦(6)に、A、領域はSiドープAlxGal-xAs暦(5)に、A。領域はSiドープAlxGal-xAs暦(4)に、A。領域はノンドープAlxGal-xAs暦(3)に対応している。

第3図は作製したHEMTのゲート電極(11)ーSiドープGaAs層(7)ーSiドープAl xGai-xAs層(5)ーSiドープAl xGai-xAs層(4)ーノンドープAl xGai-xAs層(3)ーノンドープGaAs層(2)に且る伝導帯エネルギ図である。

図中、領域A₁~A₂は前述と同様にSiドープGeAs 用(7)~ノンドープAll xGai-xAs層(3)に対応し、 また、領域A₂はゲート電極(11)に、領域A₂は2次 元電子ガスティンネル(12)に、領域A₂はノンドー プGeAs層(2)に対応する。

上述の構造のHMETでは、SiドープAfxGal-x As層(4)のSi濃度が2×10¹¹cm⁻³と高濃度である ので、n₁を充分に高くでき、しかも、Siドープ

(実施例3)

SiFーブGaAs層(6)のSi設度を1×10¹⁸cm⁻³と した以外は実施例1と同じHEMTを作製した。 このHEMTのCgsは~0.6pF、Rsは~2Ω、NFmin は~1.0dBでわった。

上述の各実施例では各層の成長にはMBE法を 用いたが、急峻なヘテロ接合界面を形成できる方 法、例えば有機金属エピタキシ(OMVPE)技術 等を用いることができる。

また、本発明はInGaAs-InAlAsへテロ接合、InP-InGaAs接合等に適用できることは明らかであるし、2次元電子ガスのみならず2次元ホールガスを用いたヘテロ接合電界効果トランジスタに適用できることも明らかである。

(ト) 発明の効果

本発明は以上の説明から明らかな如く、電子供給習の不純物濃度をノンドープ半導はチャンネル層側よりもコンタクト層側の方を小さくしているので、電子供給器の厚さを十分厚く、しかも、n。
(Na)を高くすることができ、Cgs、Rsの低級に答

Ac xGai-x As 海 (5)の Si 改度が 2 × 10¹⁰ cm ⁻³ か ら 5 × 10¹⁷ cm ⁻³ に 徐々に 低められているので、 電子供給 層全体の厚さを厚くできる。

また、SiドープGaAs暦(6)とSiドープAlxGal-x。 As暦(5)の界面でSiドープAlxGal-x As暦(5)の x は 0 なので、界面の不速統性はない。

よ実施例のHEMTのCasは~0.6pF、Rsは~2 Ω であり、従来の構造(第4 Ω)で、Siドーブ ℓ xCal-xAs ℓ (24)のxを0.22、Si濃度を2 \times 10 10 cm つとした場合のCgs~1.0pF、Rs~2.4 Ω に比べ、大幅に低級している。

高周波特性では最小減音指数NFminが従来の1.2 dBに対し、本実施例では0.8dBとなり、大きく改善できた。

(実施例2)

SiドープAl xGai-x As 閉(5)のSi 遠度を 5 × 10¹⁷ cm⁻¹一定とし、厚さを350人とした以外は実施例 1 と同じHEMTを作製した。このHEMTのCgsは~0.58pF、Rsは~2.3Ω、NFminは~0.9dBであった。

与するところ大である。


4. 図面の簡単な説明

第1図は、本発明に係るヘテロ接合FETの扱 式的断面図、第2図は、本発明に係るヘテロ接合 FETの伝導帯エネルギ図、第3図は本発明に係 るヘテロ接合FETの超超成まと不純物濃度Noの 分布図、第4図は従来のヘテロ接合FETの模式 的断面図、第5図は従来のヘテロ接合FETの伝 連帯エネルギ図である。

(1)… 半絶録性GaAs基板(半絶録性結晶基板)、
 (2)… ノンドーブGaAs層(ノンドーブ半導体チャンネル層)、(3)… ノンドーブA&xGai-xAs層(電子供給層)、
 (4)(5)… SiドーブA&xGai-xAs層(電子供給層)、
 (6)(7)… SiドーブGaAs層(コンタクト層)、(8) … ソース電極(入力電極)、(9)…ドレイン電極(出力電極)、(10)…リセス部、(11)…ゲート電塩(制御電極)。

出願人 三洋電機株式会社 代理人 弁理士 西野卓納(外1名)

e l 🖪



第2日

